ID de l'article: 000079309 Type de contenu: Dépannage Dernière révision: 15/01/2014

Pourquoi des erreurs binaires s’affichent-elles avec mon contrôleur DDR3 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir des erreurs de bits avec votre contrôleur mémoire DDR3 UniPHY si la période de commande REREFRESH, tRFC, est trop faible.

    Résolution

    Le contrôleur mémoire peut exécuter des commandes READ ou WRITE avant la fin du cycle REREFRESH, ce qui endommagera les données. Veillez à définir le paramètre de synchronisation tRFC dans l’interface graphique de Megawizard sur la valeur correcte spécifiée dans la fiche technique du périphérique de mémoire.

    Produits associés

    Cet article concerne 19 produits

    FPGA Stratix® IV E
    FPGA Stratix® III
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GX
    FPGA Cyclone® V GT
    FPGA Arria® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V E
    FPGA Cyclone® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Stratix® II GX
    FPGA Stratix® II GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.