ID de l'article: 000079245 Type de contenu: Dépannage Dernière révision: 04/10/2013

À quoi sert le port afi_reset_export_n ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    À quoi sert le port afi_reset_export_n ?

    Résolution

    À partir de la version 13.0 du logiciel Quartus® II, les contrôleurs de mémoire avec IP UniPHY génèrent un afi_reset_export_n de port supplémentaire lorsque le partage PLL n’est pas activé ou que le partage PLL est défini sur master.

    Ce port est une duplication du port afi_reset_n et peut être connecté au port afi_reset_n de la PLL partageant les contrôleurs esclaves. Si la PLL n’est pas partagée, le port afi_reset_export_n peut être laissé flottant. Le port de sortie afi_reset_n doit toujours être utilisé pour se connecter à la logique utilisateur.

    Reportez-vous à l’exemple de conception générée avec l’IP UniPHY pour un exemple de la façon dont ce port est utilisé.

    Produits associés

    Cet article concerne 20 produits

    FPGA SoC Cyclone® V SX
    FPGA Stratix® III
    FPGA Stratix® IV E
    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Cyclone® V GT
    FPGA Arria® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V E
    FPGA Cyclone® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® II GZ
    FPGA Arria® V GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.