ID de l'article: 000079077 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le cœur IP PCIe se verrouille-t-il pendant la séquence de gestion de l’alimentation ?

Environnement

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque le logiciel système génère un événement de gestion de l’alimentation, il est possible que le cœur PCIe ne réponde pas correctement à la séquence de gestion de l’alimentation.  En conséquence, cela peut entraîner un verrouillage du système ou un écran bleu.

    Pour contourner le problème, l’utilisateur doit utiliser un câble dur test_in[7] à élevé.

    Ce problème existe dans le logiciel Quartus® II v10.0SP1 et les versions antérieures.

    Pour v10.1, ce problème est résolu pour l’interface Avalon-ST. Cependant, si le cœur est créé à partir du constructeur SOPC (Avalon-MM), vous devez définir test_in[7]=1 manuellement pour contourner ce problème. Ce problème sera résolu dans la prochaine version du logiciel.

    Articles apparentés

    Produits associés

    Cet article concerne 4 produits

    FPGA GX Cyclone® IV
    FPGA Arria® II GX
    FPGA Stratix® II GX
    FPGA Stratix® II GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.