L’IP dure Stratix® V pour PCI Express® demande aux partenaires de liaison de transmettre les données de 3e génération en utilisant soit prédéfinie 7, soit prédéfinie 8 par défaut. Selon les caractéristiques du canal, l’utilisation du prédéfini 9 pour l’IP dure qui demande un prédéfini ainsi qu’une bande passante complète pour le gain de fréquence de pointe de l’equalizer peut fournir une meilleure marge de l’œil au récepteur IP dur.
Suivez les étapes ci-dessous pour mettre en œuvre le travail autour.
a) Pour modifier l’IP DURE RTL pour demander à son partenaire de liaison de transmettre avec le prédéfini Gen3 9, suivez les étapes ci-dessous.
1. Modifiez le produit généré altpcie_sv_hip_ast_hwtcl.v fichier situé dans \top\synthesis\submodule\
2. Modifiez les lignes suivantes à partir de :
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h7 ;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef===1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h8 ;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef===1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h7 ;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h8 ;
À
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef===1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h9 ;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef===1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h9 ;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef===1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h9 ;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h9 ;
b) Ajoutez la cession ci-dessous pour chaque broche d’émetteur-récepteur pour l’IP PCIe que vous ciblez avec ce changement.
set_instance_assignment nom XCVR_RX_EQ_BW_SEL BW_FULL_12P5