Problème critique
Descriptif
La simulation échoue lorsque vous utilisez le constructeur SOPC pour générer Modèles de simulation Verilog HDL ou VHDL pour les conceptions ciblant Stratix Appareils V.
Ce problème affecte le ciblage de tous les modèles Ethernet à trois vitesses Stratix les périphériques V.
Résolution
Pas de solution de contournement.
Ce problème sera résolu dans une version ultérieure de la triple vitesse Fonction Ethernet MegaCore.