ID de l'article: 000078896 Type de contenu: Messages d'erreur Dernière révision: 17/07/2014

Erreur : {variation_name}_p0_pin_map.tcl : Impossible de trouver l’horloge de référence PLL

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez l’erreur ci-dessus lorsque l’entrée d’horloge de référence PLL du contrôleur mémoire UniPHY est alimentée par un autre PLL. Bien qu’il n’est pas recommandé de cascade de LP, il est autorisé, et la conception doit compiler avec des avertissements, mais sans erreurs.

    L’erreur ci-dessus est que le nombre de niveaux hiérarchiques pour l’horloge de référence a excédé la valeur de la procédure _p0_get_input_clk_id dans le fichier _p0_pin_map.tcl.

    Résolution

    Suivez les étapes suivantes pour corriger l’erreur :

    • Ouvrez le fichier _p0_pin_map.tcl
    • Rechercher la chaîne results_array 9
    • Passez de la valeur 9 à une valeur supérieure, par exemple, 20
    • Enregistrez le fichier _p0_pin_map.tcl
    • Réinsérez la conception et vous ne devez pas voir l’erreur ci-dessus

     

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V GS

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.