ID de l'article: 000078874 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ne lie-t-il pas la liaison PCIe à la vitesse Gen2 lorsque les cœurs RP et EP PCIe prennent en charge gen2 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Si les périphériques RP et EP PCIe® prennent en charge Gen2 et que le lien n’est fourni qu’en vitesse Gen1,
alors cela peut être le problème d’installation.

Par spécification de base PCIe, lorsque la liaison entre avec succès dans le L0 en Gen1, le logiciel doit définir le bit 5 du registre du contrôle de liaison dans le port racine pour déclencher une liaison de recyclage pour la négociation Gen2.

Pour Altera® cœur PCIe, le registre du contrôle de liaison est situé à 0x90 dans l’espace de configuration PCI.

Produits associés

Cet article concerne 5 produits

FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA GX Cyclone® IV

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.