ID de l'article: 000078841 Type de contenu: Dépannage Dernière révision: 06/08/2015

Pourquoi puis-je voir ce message lors de la simulation de la Altera IP dure pour PCI Express : # FATAL : <sim time=""> La vitesse de liaison actuelle n’est pas pris en charge ?</sim>

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous verrez ce message si vous créez votre propre projet Qsys à l’aide d’une variante Avalon®-ST du cœur IP dur PCI® Express et que vous n’incluez pas l’application d’exemple de Altera® (intitulé « APPS » dans l’exemple Altera créé), et ne pilotez pas l’exemple pld_core_ready signal de l’instancation IP dure.

    L’ensemble complet des messages ressemble à ceci :
    Nº FATAL : temps de la vitesse de liaison actuelle n’est pas pris en charge
    # ÉCHEC : La simulation s’est arrêtée en raison d’une erreur fatale !

    Résolution

    Pilotez le pld_core_ready signal sur l’instancation du cœur IP dur à 1\'b1.

    Produits associés

    Cet article concerne 17 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA Cyclone® V E
    FPGA SoC Intel® Arria® 10 GX
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.