ID de l'article: 000078803 Type de contenu: Information et documentation de produit Dernière révision: 04/02/2013

Comment puis-je déterminer la largeur de bit de l’ID esclave AXI pour les composants esclaves Qsys ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La largeur du bit de l’ID esclave AXI™ est déterminée par :

maximum_master_id_width_in_the_interconnect log2(number_of_masters_in_the_same_interconnect)

Par exemple :

Si un esclave AXI se connecte à trois maîtres AXI et que la durée maximale d’ID du maître AXI des trois maîtres est de 5 bits, l’ID esclave AXI doit être de 7 bits :

5 bits 2 bits (log2(3 masters)) = 7

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.