ID de l'article: 000078747 Type de contenu: Dépannage Dernière révision: 04/06/2014

Pourquoi la lecture de l’IDCODE JTAG échoue-t-elle lors de l’analyse limite d’un périphérique Arria II, Arria V, Stratix III, Stratix IV ou Stratix V, avec un fichier BSDL pré-configuration ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Lors de l’utilisation d’un fichier BSDL pré-configuration, l’analyse des limites doit être perfoleuse avec la broche nCONFIG tirée à faible. Cependant, lorsque la broche nCONFIG est tirée vers le bas, il est possible que le périphérique IDCODE JTAG qui est lu à partir du périphérique ne correspond pas à celui stocké dans le fichier BSDL.
Résolution La lecture de l’IDCODE JTAG doit être effectuée lorsque les broches nCONFIG (et nSTATUS) sont élevées. Vous pouvez autrement utiliser un fichier BSDL post-configuration dans lequel le nCONFIG doit être élevé lors de l’analyse des limites.

Articles apparentés

Produits associés

Cet article concerne 9 produits

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® IV E
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Arria® II GX
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.