ID de l'article: 000078686 Type de contenu: Dépannage Dernière révision: 21/08/2012

Pourquoi la largeur de l’interface DDR3 Avalon indique-t-elle « local_rdata_error » 4 bits ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous générez un contrôleur IP DDR3 UniPHY avec l’option « Activer la détection d’erreur et la logique de correction » activée, un signal de sortie d’erreur de 4 bits, local_rdata_error [3:0], sera généré dans les versions IP 11.1SP2 et plus anciennes. Les 4 bits se comportent de la même manière et l’only bit 0 du signal local_rdata_error doit être contrôlé. Les 3 autres bits peuvent être ignorés.

    Résolution

    Ce problème sera résolu dans une prochaine version du logiciel et de l’IP Quartus® II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® II GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.