Oui. Dans la version 1.0 d’AN 361 : interfaçage DDR & DDR2 SDRAM avec des périphériques Cyclone II, les spécifications de fréquence maximale DDR/DDR2 pour les Cyclone II C7 et C8 étaient incorrectement indiquées comme suit
Spécifications DDR2 publiées dans AN361v1.0
C6 : 167 MHz (correct au posté)
C7 : 167 MHz (trop agressif)
C8 : 133 MHz (trop agressif)
Ces spécifications initiales reposaient sur une analyse simple de la synchronisation lecture/écriture et ne comportent pas de limitations de basculement des E/S, de sources de bruit et d’autres facteurs. En conséquence, la demande de fonctionnement à fréquence maximale DDR/DDR2 a été plus agressif que possible dans un système.
Altera a effectué une analyse plus rigoureuse des goulots d’étranglement et a mis à jour les vitesses Cyclone II DDR/DDR2 comme suit :
Vitesses DDR2 Cyclone II atteignables
C6 : 167 MHz
C7 : 150 MHz
C8 (VIO) : 125 MHz
C8 (HIO) : 100 MHz
Vitesses DDR réalisables Cyclone II
C6 : 167 MHz
C7 : 150 MHz
C8 : 125 MHz
Il convient de noter que, bien que la demande de fréquence maximale initiale sur le Web ait été plus agressif que réalisable, tout utilisateur qui essaie d’atteindre ces vitesses serait signalé par le logiciel Quartus II en indiquant que la fréquence demandée était trop élevée. Par exemple, si la conception de votre Cyclone II C8 / DDR2 a été définie pour 125 MHz, l’avertissement suivant est émis : le paramètre de fréquence DQS de 125,0 MHz de broches d’E/S DQS ddr_dqs[0] devrait être inférieur à 100,0 MHz »
Consultez la solution sous le titre « Pourquoi reçois-je un message d’avertissement lorsque je compile les vitesses DDR/DDR2 annoncées dans les vitesses -7 et -8 Cyclone II FPGAs dans les versions 5.0SP1 et inférieures de Quartus II ? » pour plus de détails
Assurez-vous que vos objectifs de conception sont basés sur les numéros de système mis à jour indiqués dans la version 1.1 d’AN361 et assurez-vous d’effectuer une analyse de synchronisation pour votre système unique afin de définir la vitesse réelle de votre système.