ID de l'article: 000078585 Type de contenu: Dépannage Dernière révision: 20/11/2013

Pourquoi avl_ready est-elle restée faible dans mon contrôleur DDR3 UniPHY dans Quartus® II 12.0SP2 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans la version 12.0SP2 du logiciel Quartus® II, le suivi DQS est activé pour les contrôleurs DDR3 fonctionnant à plus de 533 MHz en Stratix® V et 450 MHz dans Arria® V. Lorsque le suivi DQS est activé, un gestionnaire de suivi de séquenceur (sequencer_trk_mgr.sv) est créé pour contrôler le suivi.

    Il y a un problème dans le fichier sequencer_trk_mgr.sv où le signal cfg_num_dqs n’est que de 3 bits et peut prendre en charge jusqu’à 7 groupes DQS. Pour les interfaces DDR3 qui sont 64 bits (groupes 8 DQS) ou 128 bits (16 groupes DQS), le gestionnaire de piste du séquenceur verrouille, ce qui fait que le signal prêt pour le bus Avalon avl_ready être bloqué à faible.

     

     

    Résolution

    Ce problème a été résolu dans la version 12.1 du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 13 produits

    FPGA Stratix® V GX
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Stratix® III
    FPGA Stratix® V GT
    FPGA Stratix® IV E
    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Stratix® V E
    FPGA Stratix® V GS

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.