Dans la version 12.0SP2 du logiciel Quartus® II, le suivi DQS est activé pour les contrôleurs DDR3 fonctionnant à plus de 533 MHz en Stratix® V et 450 MHz dans Arria® V. Lorsque le suivi DQS est activé, un gestionnaire de suivi de séquenceur (sequencer_trk_mgr.sv) est créé pour contrôler le suivi.
Il y a un problème dans le fichier sequencer_trk_mgr.sv où le signal cfg_num_dqs n’est que de 3 bits et peut prendre en charge jusqu’à 7 groupes DQS. Pour les interfaces DDR3 qui sont 64 bits (groupes 8 DQS) ou 128 bits (16 groupes DQS), le gestionnaire de piste du séquenceur verrouille, ce qui fait que le signal prêt pour le bus Avalon avl_ready être bloqué à faible.
Ce problème a été résolu dans la version 12.1 du logiciel Intel® Quartus® Prime.