Oui, lorsque vous travaillez avec la norme D/S LVDS, les propriétés de signalisation LVDS de la mémoire tampon doivent être votre centre d’attention, pas la source d’alimentation de la mémoire tampon. Tant que la plage de modes communs et la répartition de la tension différentielle sont compatibles entre les deux périphériques, il n’y aura pas de problème et vous pouvez coupler l’interface dc. Il est important d’alimenter la mémoire tampon en fonction du niveau de tension recommandé pour que ce périphérique veille à ce que la mémoire tampon fonctionne comme spécifié.
Par exemple, considérez le cas d’un périphériqueStratix® (VCCIO pour LVDS est 3,3V) au volant d’un périphérique Cyclone® II (VCCIO pour LVDS est de 2,5 V). La Stratix Vocm est comprise entre 1,125 V et 1,375 V avec une Vod comprise entre 250 mV et 550 mV. Le récepteur Cyclone II nécessite une plage de mode commune n’importe où entre 100 mV et 2,0 V avec un austère différentiel comprise entre 100 mV et 650 mV. La plage de signaux tampon de sortie Stratix LVDS se trouve bien dans la plage de signaux de réception Cyclone II, même si les tampons sont physiquement alimentés par des tensions différentes.
Pour un Cyclone II au volant d’un appareil Stratix, nous pouvons réaliser la même analyse. La Cyclone II Vocm est comprise entre 1,125 V et 1,375 V avec un 250 mV différentiel entre 250 mV et 600 mV. Notez que cela est très semblable aux spécifications de sortie Stratix LVDS. Le récepteur Stratix a une plage de mode commune comprise entre 1,1 V et 1,6 V avec un auscultateur différentiel entre 200 mV et 1,0 V. Encore une fois, les spécifications de l’émetteur Cyclone II sont bien dans les spécifications du récepteur Stratix.
À l’aide de l’analyse ci-dessus, vous pouvez comparer les spécifications de l’unité de stockage LVDS pour les appareils qui utilisent différentes alimentations de tension pour alimenter leurs tampons différentiels afin de valider l’interface.