ID de l'article: 000078524 Type de contenu: Dépannage Dernière révision: 26/11/2014

Pourquoi est-ce que je vois des données de lecture non valides alors qu’un NCO ou FIR est attaché au bus d’interface mémoire DSP Builder ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Vous pouvez voir des données de lecture non valides à la fin d’une rafale de lecture de mémoire ou à la fin d’une seule lecture de mémoire si vous avez un composant NCO ou FIR sur votre bus d’interface mémoire DSP Builder.

    Résolution

    Cela est dû à un problème avec le logiciel Quartus® II.

    La solution consiste à déplacer le filtre NCO ou FIR vers une adresse différente de zéro.

    Ce problème devrait être corrigé dans une future version du logiciel Quartus® II.

    Produits associés

    Cet article concerne 20 produits

    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Stratix® IV E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GT
    FPGA Stratix® II GX
    FPGA Intel® Arria® 10 GX
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA SoC Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.