ID de l'article: 000078513 Type de contenu: Dépannage Dernière révision: 08/01/2014

Pourquoi la délation phase_done est-elle irrégulière dans la simulation RTL ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lors de l’utilisation d’un pas de phase dynamique dans la méga-fonction Altera_PLL, il est possible que vous voyiez un comportement différent pour le déperdage du signal de sortie phase_done dans la simulation RTL.

    Le comportement correct permet à phase_done de s’appuyer sur la périphérie montante du scanclk comme indiqué dans AN 661 : mettre en œuvre une reconfiguration PLL fractionnelle avec Altera_PLL et Altera_PLL_RECONFIG Megafunctions (PDF).

    Toutefois, dans la simulation RTL, vous pouvez voir phase_done de s’imposer à la périphérie descendante du scanclk. Cela se produit généralement uniquement lors du fonctionnement de la première phase. C’est un problème dans le modèle de simulation RTL.

    Résolution

    Ce problème avec le modèle de simulation RTL est résolu dans la version 13.1 du logiciel Quartus® II.

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.