Il est possible que vous voyiez cet avertissement lorsque vous compilez une conception à l’aide du contrôleur SDRAM DDR3 avec UniPHY dans Quartus® Version II du logiciel 11.1SP1 ou antérieure. Cet avertissement peut être ignoré en toute sécurité car une affectation globale du signal n’est pas appliquée à ce routage dédié entre PLL et DLL.
L’avertissement doit être corrigé dans une version ultérieure du logiciel Quartus II.