ID de l'article: 000078445 Type de contenu: Information et documentation de produit Dernière révision: 15/08/2012

Comment calculer la plage d’adresses prise en charge par l’interface IP de la mémoire externe UniPHY DDR2 ou DDR3 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans le panneau des paramètres de la mémoire Megawizard IP Megawizard GUI -> UniPHY DDR2 ou DDR3, les   paramètres d’adresse configurables [min, max] sont : 

    Adresse de ligne - [12, 16]

    Adresse de la colonne - [8, 12]

    Adresse bancaire - [2, 3]

    Chip select - [1, 4]      (pour un DIMM/SO-DIMM sans bloc, c’est également un nombre de rangs.)

    Si vous sélectionnez une valeur illégale pour un des paramètres d’adresse, elle est indiquée en rouge et vous ne pourrez pas générer l’IP.

    Le nombre d’emplacements adressageables est 2^ * 2^* 2^ * < nombre de rangs>

    Le nombre maximum d’emplacements adressageables est actuellement de 2^16 * 2^12* 2^3 * 4 = 8G

    Multipliez le nombre d’adresses par le nombre d’octets dans la largeur de données de l’interface pour obtenir le nombre total d’octets G. Par exemple, si vous avez une largeur d’interface de 16 bits (2 octets), l’espace adresse maximum est 8G * 2 = 16 G d’octets.

    Produits associés

    Cet article concerne 6 produits

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA Stratix® II GX
    FPGA Stratix® III
    FPGA Arria® II GZ

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.