ID de l'article: 000078296 Type de contenu: Dépannage Dernière révision: 15/01/2013

La IP d’interface de mémoire externe UniPHY prend-elle en charge la reconfiguration dynamique de ses paramètres ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Non, la reconfiguration dynamique des paramètres IP UniPHY n’est pas prise en charge.

    Résolution

    L’IP UniPHY ne peut être paramétrée qu’en utilisant le plug-in megafunction dans l’outil de gestion ou en tant que composant IP dans le constructeur QSYS ou SOPC.  Si les paramètres sont modifiés, il doit être mis en avant.

    Produits associés

    Cet article concerne 23 produits

    FPGA Cyclone® V GT
    FPGA Cyclone® V E
    FPGA Stratix® III
    FPGA Stratix® IV E
    FPGA Stratix® II GT
    FPGA Stratix® II GX
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SX
    FPGA Cyclone®
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA Arria® V GT
    FPGA SoC Cyclone® V SE
    FPGA Stratix®
    FPGA Arria®
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® II GZ
    FPGA SoC Cyclone® V ST
    FPGA Arria® II GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.