Vous pouvez instantanément utiliser un tampon d’entrée ou de sortie différentiel dans votre conception à l’aide de l’ALTIOBUF Intel® FPGA IP cœur disponible dans le logiciel Intel® Quartus® Prime.
Le cœur alTIOBUF Intel® FPGA IP vous permet de spécifier votre broche d’entrée ou de sortie comme récepteur ou émetteur différentiel, puis vous devez porter les signaux positifs et négatifs sur les broches d’E/S. Ce cœur Intel FPGA IP est pris en charge à partir des familles de périphériques Stratix® III et Cyclone® III.
Pour Stratix® II, Cyclone® II, Arria® GX et les familles de périphériques précédentes, vous ne pouvez pas instantanément créer un tampon différentiel dans votre conception. Au lieu de cela, utilisez la marque positive de la paire différentielle dans votre conception, et localisez cette broche dans l’éditeur de affectation. Donnez à cette broche une affectation standard des E/S avec une valeur de « LVDS » ou la norme d’E/S différentielle que vous souhaitez utiliser. Reportez-vous au manuel de l’appareil pour obtenir la liste complète des normes d’E/S prises en charge. Le fichier négatif sera automatiquement attribué à la broche gratuite correspondante par l’installateur lors de la compilation de votre conception. Cette méthode est prise en charge par toutes les familles de périphériques qui prennent en charge les normes d’E/S différentielles telles que le LVDS.
Pour plus d’informations sur le Intel FPGA IP cœur ALTIOBUF, reportez-vous au Guide de l’utilisateur du cœur IP ALTIOBUF (PDF).