ID de l'article: 000078151 Type de contenu: Dépannage Dernière révision: 20/11/2015

Violations possibles de la synchronisation avec PingPong PHY sur Arria 10 appareils

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les interfaces DDR3 et DDR4 utilisant le ping Fonction PHY Dehzt sur Arria 10 périphériques.

    Violations du timing de l’installation pour les transferts depuis le disque dur secondaire la logique du contrôleur mémoire à la logique du cœur peut se produire dans les interfaces utilisant l’instantiate deux contrôleurs partageant une option ping-PHY, à la mémoire fréquences d’horloge plus rapides que 1067 MHz.

    Résolution

    La solution à ce problème est de spécifier une mémoire plus lente fréquence d’horloge.

    Ce problème est résolu dans la version 15.1.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.