ID de l'article: 000078101 Type de contenu: Dépannage Dernière révision: 15/10/2014

Qu’est-ce qui peut faire suspendre mon bus PCI Express pendant la transmission ?

Environnement

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si vous envoyez un TLP dont la taille de charge utile est supérieure à la taille maximale prise en charge par le système, la liaison ne fonctionnera pas.

    Vous devriez classer vos TNP avec la taille maximale de la charge utile tl_cfg_ctl adresse 0, cfg_dev_ctrl[7:5], sinon, le lien ne fonctionnera pas en raison de la taille incorrecte des paquets.

    Un SignalTap® capture avec de nombreuxasas et de-adhôtes de tx_st_ready par TLP et aucun EOP n’est un symptôme de cette erreur.

    Résolution Assurez-vous que le matériel et les logiciels sont à la hauteur de la spécification PCI Express® qu’ils n’envoient que des NTP jusqu’à la taille maximale de la charge utile ou à la taille maximale de demande de lecture.

    Produits associés

    Cet article concerne 19 produits

    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GT
    FPGA Stratix® II GX
    FPGA Arria® II GZ
    FPGA Arria® II GX
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 GX
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.