ID de l'article: 000077972 Type de contenu: Dépannage Dernière révision: 16/02/2014

Existe-t-il des mises à jour du cœur IP 10GBASE-KR PHY dans le logiciel Quartus® II version 13.0 SP1 dp1 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans certaines conditions d’erreur élevées, l’algorithme d’entraînement de liaison du cœur IP 10GBASE-KR PHY sélectionne une valeur post-tap trop faible.

    Résolution

    Installez le correctif dp1 du logiciel Quartus® II 13.0 SP1. Régénérez le cœur IP 10GBASE-KR PHY et recompilez la conception.

    Ce problème est résolu dans la version 14.1 du logiciel Intel® Quartus® II

    Articles apparentés

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.