ID de l'article: 000077804 Type de contenu: Dépannage Dernière révision: 11/01/2016

Pourquoi ne puis-je pas limiter le chemin de synchronisation de l’interface périphérique HPS SPI lorsqu’elle est mise en route vers le fabric FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans la version 15.0 du logiciel Quartus® II, aucun chemin de synchronisation n’est disponible pour limiter l’interface SPI SoC V, Altera Arria® 5 et Cyclone® V lorsqu’elle est route vers l’FPGA.
    Résolution Ce problème est résolu dans le logiciel Quartus II de la version 15.1.1.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.