ID de l'article: 000077533 Type de contenu: Information et documentation de produit Dernière révision: 30/01/2014

Comment générer des Intel® FPGA IP PLL à l’aide d’un script ou de l’interface de ligne de commande ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour générer le Intel® FPGA IP PLL à partir de l’interface de la ligne de commande, l’utilitaire de génération ip peut être utilisé.

 

Résolution

Vous trouverez ci-dessous un exemple simple de ligne de commande de la génération PLL Intel FPGA IP utilisant le génération IP :

c:\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=-file-set= --component-name=altera_pll --output-name= --component-name=altera_pll-output-name=-system-info=DEVICE_FAMILY=" » --component-param=gui_reference_clock_frequency="> » --component-param=gui_output_clock_frequency0=" » --component-param=gui_phase_shift0= « changement de phase » --component-param=gui_duty_cycle0="< cycle d’service indésirable> »

Pour plus d’options sur ip-generate, exécutez ip-generate --help dans la ligne de commande.

Produits associés

Cet article concerne 15 produits

FPGA SoC Cyclone® V SX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.