ID de l'article: 000077293 Type de contenu: Dépannage Dernière révision: 24/11/2011

L’ODT DDR3 échoue dans la simulation avec Denali pour les contrôleurs DDR2 et DDR3 SDRAM avec UniPHY et DDR3 SDRAM avec ALTMEMPHY IP

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Pour les interfaces mémoire créées avec la version 11.0 ou une version ultérieure les performances élevées contrôleur II (HPC II), des pannes d’ODT DDR3 peuvent se produire dans la simulation avec Denali.

    Résolution

    Il existe deux solutions possibles pour ce problème : Option 1 : Ouvrez alt_mem_ddrx_controller_st_top.v file et ajouter 1 (clk) à l’équation utilisée pour en tirer le localparams CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP et CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP . Option 2 : Ouvrez le fichier généré _alt_mem_ddrx_controller_top.v et changez la localparam CFG_READ_ODT_CHIP valeur en ‘h0 .

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.