Dans les cas où vos horloges TSE proviennent d’une logique interne pour laquelle une create_clock Ou create_generated_clock la cession existe déjà, vous êtes tenu de modifier le fichier TSE sdc pour supprimer les affectations d’horloge pour ces horloges.
Par exemple :
Dans le cas où l’horloge d’entrée TSE « clk » est alimentée par une PLL interne plutôt que par une broche d’horloge de haut niveau, vous recevrez un avertissement tel que celui ci-dessous lors de l’analyse du timing :
Avertissement : le filtre ignoré à tse_constraints.sdc (363) : lelk ne pouvait pas être adapté à un port
**Notez que le numéro de ligne peut être différent en fonction de la configuration de votre cœur TSE.
L’avertissement s’explique par le fait que le fichier de ladc TSE contient une create_clock affectation pour l’entrée « clk » qui n’est plus nécessaire car le port « clk » du cœur TSE est maintenant alimenté à partir d’un débit PLL qui est déjà contraint.
Pour éviter l’avertissement, faites simplement un commentaire create_clock contrainte telle qu’elle n’est pas nécessaire.
La solution ci-dessus s’applique à toute horloge TSE qui est alimentée par la logique interne plutôt qu’avec une broche de haut niveau.
Cette limitation devrait être résolue dans une prochaine version de l’IP Ethernet à trois vitesses.