ID de l'article: 000077024 Type de contenu: Dépannage Dernière révision: 01/07/2020

Pourquoi la compilation de synthèse Intel® Quartus® ne comporte-t-elle pas d’erreur de port « sdi_cvo_rden » manquante lorsque deux cœurs IP CVO (Clocked Video Output) II sont instantanés dans la conception Intel® Quartus® ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour sortie vidéo synchronisée II (compatible 4K)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison du problème dans le logiciel Intel® Quartus® Prime Pro version 19.2 et versions ultérieures, le port sdi_cvo_rden est disponible une fois que l’option «embarquée dans la vidéo» est cochée dans le cœur IP de sortie vidéo (CVO) II.

    L’étape de synthèse Intel® Quartus® échoue avec l’erreur de port « sdi_cvo_rden » manquante lorsque deux IP CVO II ou plus sont instantanément couplées dans la conception Intel® Quartus®.

    Résolution

    Le problème n’existe pas.

    Ce problème a été résolu à partir de la version 20.2 du logiciel Intel® Quartus® Prime Pro.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Agilex™
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.