ID de l'article: 000076798 Type de contenu: Dépannage Dernière révision: 16/03/2018

Existe-t-il un problème connu concernant Intel® Stratix® 10 FPGA les E/S 3V en mode utilisateur ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, en raison d’un problème connu dans Intel® Quartus® version 17.1 du logiciel Prime Pro Edition version 17.1 mise à jour 2 ou antérieure, lorsque des E/S 3V dans Intel® Stratix® 10 FPGAs sont attribuées à un GND statique dans la conception, il est possible que vous voyiez une inversion à la broche de sortie.

    Les E/S 3V se trouvent dans des banques d’E/S de 6A, 6B, 6C,7A, 7B,7C et sont disponibles en différentes variantes de densité et de package de périphériques Intel® Stratix® 10.

    Résolution

    Pour contourner cette situation, utilisez une entrée pour piloter les E/S 3V ou placer la cession du signal dans un processus cadenché.

    Cette date devrait être corrigée dans une version ultérieure du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.