Oui, en raison d’un problème connu dans la version 20.4 du logiciel Prime Pro Edition de Intel® Quartus® version 20.4 et antérieure, la sortie master_reset du composant JTAG vers Avalon Master Bridge peut être instable et créer des réinitialisations de la dynamisation lorsqu’elle est utilisée dans les appareils Intel® Stratix® 10 FPGA ou Intel Agilex® 7.
Cela est dû au fait que la logique JTAG qui produit cette sortie de réinitialisation asynchrone n’est pas réinitialisée après la configuration et, comme l’état initial du registre est inconnu, le comportement de cette sortie de réinitialisation est imprévisible après la configuration du périphérique.
N’utilisez pas la sortie master_reset JTAG sur Avalon IP de Master Bridge comme source de réinitialisation de quelque logique que ce soit lors de l’utilisation du Intel® Stratix® 10 FPGA ou du Intel Agilex® 7 périphériques.