ID de l'article: 000076744 Type de contenu: Dépannage Dernière révision: 16/03/2018

Existe-t-il un problème connu concernant les E/S Intel® Stratix®10 3V pendant la configuration ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, en raison d’un problème dans les versions 17.1 et antérieures du logiciel Intel® Quartus® Prime Pro Edition, il est possible que l’E/S 3V dans Intel® Stratix® 10 FPGAs pousse à un fort niveau élevé pendant la configuration lorsque les broches sont affectées en tant que sorties dans votre conception compilée.

    Ce comportement n’est pas visible lorsque les E/S 3V sont affectées en tant qu’entrées ou E/S bidirectionnelles.

    Ces E/S 3V se trouvent dans des banques d’E/S de 6A, 6B, 6C,7A, 7B,7C et sont disponibles en différentes variantes de densité et de package de périphériques Intel Stratix 10.

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel Quartus Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.