Pourquoi mes horloges SOPC Builder ne sont-elles pas définies dans la simulation lorsqu’elles utilisent ALTPLL dans SOPC Builder pour générer ces horloges ?

Il s’agit d’un problème connu avec Quartus® II version 10.x du logiciel, et est associé à la définition de « pfdena » dans la mégafunction ALTPLL lorsque « Créé une entrée pfdena » pour activer de manière sélectif le détecteur de phase/fréquence » n’est pas activé dans cette mégafunction.

La solution à ce problème active cette option dans votre fonction ALTPLL dans votre système SOPC Builder.  Pour ce faire, :

1. Ouvrez votre système SOPC Builder
2. Sélectionnez le bloc ALTPLL, puis sélectionnez Modifier
3. Dans le bloc ALTPLL, accédez à la page 2 (entrées/verrouillage) et activez « Créer une entrée pfdena » pour activer de manière sélectif le détecteur de phase/fréquence ».
4. Cliquez sur Terminer, terminer dans le bloc ALTPLL.
5. Le système SoPC Builder se fait plus réessurant.
6. Sélectionnez Exécuter une simulation à partir de SOPC Builder, en étant sûr que SOPC Builder Options de > d’outils...  Le chemin d’accès Options de simulateur HDL est correctement défini.

Ce problème sera résolu dans une future version du logiciel Quartus II.