ID de l'article: 000076672 Type de contenu: Dépannage Dernière révision: 03/02/2020

Pourquoi la simulation d’exemple de conception générée par mac 10G EThernet 10G faible latence Intel® FPGA IP ne fonctionne-t-elle pas ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec la version 19.3 du logiciel Intel® Quartus® Prime Pro, l’exemple de conception générée par MAC 10G à faible latence Intel® FPGA IP peut rencontrer le problème ci-dessus. Cela s’explique par le fait que le modèle de simulation produit un « X » (non défini) au lieu de données valides. Cela entraîne la dés affirmation du signal de verrouillage du bloc et la simulation s’arrête ensuite.

    Résolution

    Ce problème a été résolu à partir de la version 19.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.