Problème critique
Une erreur dans l’emballage généré par VHDL pour le fichier de synthèse peut entraîner une variété de problèmes de synthèse.
La solution à ce problème est d’ouvrir l’emballage généré
fichier dans un éditeur de texte, et remplacez tous les ports du formulaire std_logic_vector(0
downto 0)
par std_logic
.