ID de l'article: 000076537 Type de contenu: Dépannage Dernière révision: 23/06/2017

Pourquoi tx_transfer_status est-elle revendiquée après la configuration du cœur IP MAC IP à faible latence (1 Gbit/s) au débit de données de 1 Gbit/s ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet à triple vitesse
  • FPGA Intel® IP MAC Ethernet 10G faible latence
  • FPGA Intel® IP Ethernet Multi-rate 1G 2,5G 5G 10G PHY
  • FPGA Intel® IP MAC Ethernet 10G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Ce problème peut être observé si le PHY TSE MegaCore 1G est connecté à un Mégacore MAC 10G à faible latence Ethernet.

    L’Ethernet 10G MAC Megacore faible latence ne prend pas en charge les connexions TSE 1G PHY. Ces informations sont disponibles dans le Guide de l’utilisateur MAC 10G Ethernet faible latence

     

    Résolution

    Les configurations suivantes sont prises en charge :

    Utilisez le Megacore IP Megacore Ethernet multi-rate PHY avec un cœur IP MAC IP à faible latence.

    Ou

    Utilisez le Mégacore TSE 1G PHY avec le cœur IP MAC 10 GbE existant.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.