ID de l'article: 000076484 Type de contenu: Dépannage Dernière révision: 06/03/2019

Pourquoi la largeur du port n’est-elle pas égale lorsque j’essaie de connecter le débit de l’encodeur directement à l’entrée du décodeur du LDPC Intel® FPGA IP cœur ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP faible densité contrôle de parité (LDPC) IP-LDPC
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La sortie du LDPC Intel® FPGA IP encodeur de cœur ne peut pas être connectée directement à l’entrée du décodeur LPDC Intel FPGA IP cœur. Les données de sortie de l’encodeur doivent être converties en log-likelihood ratio (LLR) et en bits doux avant d’être introduites dans l’entrée du décodeur. Vous devrez créer la logique de conversion à l’aide de la logique soft.

Résolution

Aucune solution de contournement n’est nécessaire.

Produits associés

Cet article concerne 10 produits

FPGA Cyclone® IV
FPGA et FPGA SoC Cyclone® V
FPGA Intel® MAX® 10
FPGA et FPGA SoC Intel® Stratix® 10
FPGA Stratix® V
FPGA Stratix® IV
FPGA et FPGA SoC Intel® Arria® 10
FPGA Intel® Cyclone® 10
FPGA et FPGA SoC Arria® V
FPGA Arria® II

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.