ID de l'article: 000076483 Type de contenu: Dépannage Dernière révision: 21/02/2019

Quel kit de développement Intel® Stratix® 10 peut être utilisé pour évaluer l’IP dure H-tile pour l’IP Ethernet Intel® Stratix® 10 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison des exigences de placement de l’émetteur-récepteur, l’IP dure H-tile pour ethernet Intel® Stratix® 10 FPGA IP ne peut être entièrement évaluée que sur le kit de développement DK-DEV-1SMX-H-A Stratix® 10 MX FPGA.

    Sur ce kit, les deux modules QSFP sont livrés aux canaux d’émetteur-récepteur requis pour l’IP dure H-tile pour l’évaluation Ethernet.

    Kit de développement Stratix® 10 MX FPGA.

    Résolution

    Les modules QSFP des kits suivants ne sont pas route vers les canaux d’émetteur-récepteur hard MAC H-Tile requis, et ne peuvent donc pas être utilisés pour une évaluation MAC complète de la mémoire Ethernet dure H-Tile :

    Kit de développement DK-DEV-1SGX-H-A Intel® Stratix® 10 FPGA

    Kit de développement Signal Integrity DK-SI-1SGX-H-A Intel® Stratix® 10 GX

    Kit de développement Signal Integrity DK-SI-1STX-E-A Intel® Stratix® 10 TX

    Le kit de développement SoC DK-SOC-1SSX-L-A Intel® Stratix® 10 est uniquement disponible en configuration L-Tile et ne peut donc pas être utilisé pour l’évaluation IP H-Tile.

     

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.