ID de l'article: 000076314 Type de contenu: Messages d'erreur Dernière révision: 21/10/2020

Erreur (14566) : le Fitter ne peut pas placer x composants (x IOPLL)) contradictoires avec les contraintes existantes.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison de la restriction du Intel® FPGA IP Ethernet à trois vitesses avec l’option « LVDS » comme « type d’émetteur-récepteur », les IOPL ne peuvent pas être fusionnés.

    Il est possible que vous voyiez cette erreur dans le logiciel Intel® Quartus® Prime lorsque vous lancez plusieurs Intel® FPGA IP Ethernet à trois vitesses avec l’option « LVDS » comme « type d’émetteur-récepteur » sur une seule banque d’E/S pour le périphérique Intel® Arria® 10, Intel® Cyclone® 10 GX ou Intel® Stratix® 10 L-Tile/H-Tile.

     

     

    Résolution

    Pour éviter cette erreur, suivez les étapes ci-dessous :

    1. Générer le Intel® FPGA IP Ethernet à trois vitesses avec l’option « None » comme « type d’émetteur-récepteur ».
    2. Générer le Intel® FPGA IP LVDS SERDES à l’aide de plusieurs canaux.
    3. Connectez deux IP manuellement.

     

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.