ID de l'article: 000076253 Type de contenu: Dépannage Dernière révision: 15/04/2020

Pourquoi le test DMA de la Intel® FPGA carte IP de mémoire Avalon® P-Tile (Avalon-MM) pour PCI express* génère-t-il des exemples de blocage du système hôte ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 19.4 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez rencontrer un problème ci-dessus lors du test DMA de la mémoire Intel® FPGA P-Tile Avalon® mapped (Avalon-MM) IP pour la conception d’exemple générée par PCI Express*.

    Résolution

    Ce problème a été résolu dans les versions 20.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 DX
    FPGA et FPGA SoC Intel® Agilex™ 7 série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.