ID de l'article: 000076247 Type de contenu: Information et documentation de produit Dernière révision: 05/05/2021

Comment définir différents modèles vidéo dans l’exemple de conception SDI II Intel® FPGA IP testbench ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Par défaut dans testbench tb_top.v, TEST_RECONFIG_SEQ est réglée sur « la moitié ». Le schéma vidéo sera reconfiguré dans la séquence de 12GA-->6GB->3GA->HS->SD.

    Cela montre un excellent exemple de reconfiguration, mais donne un temps trop court pour les détails transmet le schéma de données vidéo pour le mode.

     

     

    Résolution

    Modifiez le paramètre TEST_RECONFIG_SEQ pour définir différents modèles vidéo dans la simulation.

    Par exemple, passez à « 12GA » pour exécuter une simulation d’un flux binaire vidéo 12G.

    Ce paramètre prend en charge plusieurs options, « full », « half », « 12GA ». Etc.

    Reportez-vous à tb_tasks.v pour obtenir des valeurs de paramètre détaillées.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.