Pour effectuer une affectation dans le logiciel Quartus® II sur un réseau d’horloge global, régional, bi-régional ou anarchite spécifique, appliquez-le à la ~clkctrl version du signal de votre conception.
Par exemple, si votre conception contient un débit PLL qui doit utiliser un réseau d’horloge mondial ou régional, les deux noms de nœud suivants existent après la compilation.
|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]
|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl~clkctrlL’extension identifie le signal qui est envoyé à partir de la sortie d’un bloc de contrôle d’horloge.
Pour trouver ces noms de nœuds, recherchez le débit PLL dans le finder de nœud ou localisez la source d’horloge dans la visionneuse de carte de la technologie Post-Fit.
Vous trouverez ci-dessous des exemples d’affectations correctes des sorties d’horloge PLL à des ressources d’horloge spécifiques :
- Pour les ressources mondiales d’horloge :
set_location_assignment CLKCTRL_G2 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl" - Pour les ressources d’horloge régionales :
set_location_assignment CLKCTRL_R1 -to ";|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl" - Pour les ressources d’horloge double région, notez que deux
~clkctrlil existe des nœuds pour un réseau d’horloge double régional, un pour chaque réseau régional :|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl
|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d
set_location_assignment CLKCTRL_R1 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
set_location_assignment CLKCTRL_R11 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d"- Pour les ressources d’horloge ingénieuses :
set_location_assignment CLKCTRL_X0_Y74_N127 -to ~clkctrl