ID de l'article: 000076203 Type de contenu: Information et documentation de produit Dernière révision: 10/12/2013

Comment calculer l’ECC pour un contrôleur DDR3 UniPHY ?

Environnement

  • Logiciel Intel® Quartus® II
  • FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Comment calculer l’ECC pour un contrôleur DDR3 UniPHY ?

    Résolution

    Le calcul du code de correction d’erreur (ECC) pour les contrôleurs de mémoire UniPHY est basé sur le schéma de codage de Hamming. Le schéma de codage de Hamming dérive les bits de parité et les ajoute aux données d’origine pour produire le mot de code de sortie. Le nombre de bits de parité ajoutés dépend de la largeur des données.

    Pour plus d’informations, reportez-vous aux mégafonctions ALTECC_ENCODER et ALTECC_DECODER du Guide de l’utilisateur des mégafonctions arithmétiques nombres entiers.

    Produits associés

    Cet article concerne 16 produits

    FPGA Arria® V GT
    FPGA Stratix® IV E
    FPGA Stratix® II GX
    FPGA SoC Cyclone® V SE
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Cyclone® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.