ID de l'article: 000076164 Type de contenu: Dépannage Dernière révision: 14/11/2013

Pourquoi l’interface Avalon de mon contrôleur mémoire UniPHY DDR3 utilise-t-elle des signaux Avalon-MM au lieu des signaux Avalon-ST ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 11.1 et ultérieures du logiciel Quartus® II, les contrôleurs mémoire DDR3 UniPHY équipés du moniteur d’efficacité ont correctement utilisé les noms des signaux Avalon®-MM (par avl_waitrequest ex.) au lieu des noms des signaux Avalon-ST (par avl_ready exemple). Il y a un problème pendant l’étape de génération du contrôleur où l’interface Avalon-MM du moniteur d’efficacité est exportée au lieu de l’interface Avalon-ST du contrôleur.

    Résolution

    Ce problème est résolu dans les versions 12.1 et ultérieures du logiciel Quartus II.

    Produits associés

    Cet article concerne 18 produits

    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® II GX
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® IV E
    FPGA Stratix® III
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.