Descriptif
Vous pouvez définir test_in[0] sur le modèle PCI Express® DUT sur « 1 » pour accélérer les compteurs d’initialisation de la fonction MegaCore®. En outre, you doit définir la rp_test_in[0] sur le complexe de racine BFM sur « 1 » si vous utilisez le testbench et le complexe de racine BFM.
La simulation peut également être accélérée en modifiant les paramètres génériques/Verilog HDL testbench suivants :
a) définissez « FAST_COUNTERS » sur « 1 » pour que les compteurs de synchronisation du cœur PCIe® fonctionnent plus rapidement.
b) définissez « PIPE_MODE_SIM » sur « 1 » pour activer PIPE tel qu’il est torsadé à la simulation en mode série dans le testbench.