ID de l'article: 000075718 Type de contenu: Dépannage Dernière révision: 15/08/2018

Pourquoi l’IP MAC 10G Ethernet 10G Intel® FPGA faible latence n’est-elle pas capable de générer des trames de pause XON lorsque la fonctionnalité de contrôle de flux prioritaire est activée ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP MAC Ethernet 10G faible latence
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec la Intel® FPGA IP MAC 10G Ethernet faible latence, la génération d’images de pause XON peut ne pas fonctionner pour plusieurs files d’attente si la génération d’images d’interruption XOFF pour plusieurs files d’attente est activée, suivie d’une génération d’images de pause XON pour une seule file d’attente.

    Résolution

    Il n’y a pas de solution à ce problème.

    Ce problème a été résolu à partir de la version 18.1 du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Stratix® V
    FPGA Intel® Cyclone® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.