ID de l'article: 000075681 Type de contenu: Dépannage Dernière révision: 28/04/2017

Pourquoi les temps de pause IP Ethernet 40G/100G faible latence sont-ils désactivés par un facteur de deux ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • Ethernet faible latence 40G 100G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec le cœur IP Ethernet 40G Intel® faible latence, vous verrez l’incrément des compteurs de pause deux fois plus rapide que prévu.  Vous verrez ce comportement pour les modes de contrôle de flux standard et de contrôle de flux prioritaire.

    Résolution

    Ce problème a été résolu dans le logiciel Intel Quartus® Prime version 16.0.

    Produits associés

    Cet article concerne 4 produits

    FPGA Stratix® V GS
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.