Il est possible que vous voyiez l’erreur suivante du Fitter Quartus® II avec Stratix® V GX et Arria® périphériques V GX si vous tentez de placer le canal logique 0 d’un IP PHY d’émetteur-récepteur bondie sur un canal d’émetteur-récepteur qui n’a pas accès à un bloc de diviseur d’horloge central.
« Erreur (178004) : Impossible de trouver l’emplacement du diviseur d’horloge qui permet le routage des lignes d’horloge de liaison »
Sur les émetteurs-récepteurs Stratix V et Arria V, seuls les canaux physiques 1 et 4 d’un bloc d’émetteur-récepteur peuvent accéder à un diviseur d’horloge central.
Pour contourner ce problème, attribuez le canal logique 0 de l’IP PHY au canal physique 1 ou 4 de la banque d’émetteurs-récepteurs.
Ces informations seront mises à jour dans une version ultérieure du guide de l’utilisateur de l’émetteur-récepteur Altera PHY IP Core.
Cette limitation a été supprimée dans la version 11.1.1 du logiciel Quartus® II.