Problème critique
Lors de l’utilisation de l’intel® Avalon® Avalon® en mode root port Gen3, des erreurs correctables ou une formation de liaison descendante peuvent être observées en raison des paramètres de bits prédéfinies sous-optimaux du port USP (PCIe* Upstream Port)/du port en aval (DSP) Gen3 Root Port IP sur la vignette H et la vignette L.
Le problème n’existe pas dans les versions 20.2 et antérieures du logiciel Intel® Quartus® Prime.
Ce problème a été résolu dans les versions 20.3 et ultérieures du logiciel Intel® Quartus® Prime.
Si une mise à niveau est réalisée à partir d’une version antérieure du logiciel, l’IP doit être générée à partir d’un nettoyage pour éviter d’inporter les paramètres sous-optimaux antérieurs.