Les conceptions DDR2 et DDR3 SDRAM bloquent le kit d’outils de débogage des interfaces de mémoire externe (EMIF) lorsque le cœur tombe en panne au niveau VFIFO de calibrage en lecture. Il s’agit d’un problème connu dans Quartus® II version 11.1 à 11.1SP2. Le kit d’outils de débogage finit par s’efface avec le message d’erreur suivant :
Impossible de recevoir de réponse du processeur dans les délais autorisés !
La solution de contournement est d’augmenter le nombre de temps d’arrêt dans le script Tcl de la console système. Voici les étapes à suivre pour mettre en œuvre la solution de contournement :
1) Ouvrez le fichier nios_phy_111.tcl dans le répertoire suivant :
\quartus\sopc_builder\system_console\lib\emdb
2) Recherchez la variable MAX_PROC_LOOP et passez à 4000 comme indiqué ci-dessous. Cette variable spécifie le nombre de secondes que le kit d’outils de débogage attendra d’entendre le séquenceur Nios avant de le synchroniser :
# Le nombre maximum de fois où nous pouvons passer par la boucle de veille en attente du processeur
variable MAX_PROC_LOOP 4000
3) Rouvrez le kit d’outils de débogage et connectez-vous au périphérique Stratix V. La connexion peut prendre plusieurs minutes, mais elle doit se connecter et vous indiquer quelle étape d’étalonnage a échoué.