ID de l'article: 000075514 Type de contenu: Dépannage Dernière révision: 21/04/2021

Pourquoi est-ce que j’observe une erreur UVM RAL lors de la simulation du Intel® FPGA IP JESD204B ou JESD204C avec la version Q-2020.03-SP2 du logiciel VCS* MX ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème de compatibilité, vous pouvez observer une erreur UVM RAL lors de la simulation du Intel® FPGA IP JESD204B ou JESD204C à partir du logiciel Intel® Quartus® Prime Pro Edition version 21.1 avec le logiciel VCS* MX version Q-2020.03-SP2.

    Résolution

    Ce problème a été résolu dans Intel® Quartus® version 21.3 du logiciel Prime Pro Edition.

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Agilex™
    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.